## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-089550

(43)Date of publication of application: 15.04.1991

(51)Int.CI.

H01L 27/06 H01L 21/331 H01L 29/73 H01L 31/10

(21)Application number: 01-226309

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

31.08.1989

(72)Inventor: KYOMASU MIKIO


SAWARA MASAAKI OKAJIMA KENICHI NAKAMURA HIROYASU

#### (54) MANUFACTURE OF BIPOLAR TRANSISTOR

(57)Abstract:

PURPOSE: To eliminate unnecessarily lateral diffusion of oxide and to provide satisfactory controllability for a groove shape, etc., by oxidizing the inner faces of shallow and deep grooves formed on a separating region to form oxide films in the grooves, and burying polysilicon in the deep groove.

CONSTITUTION: A high concentration p-type semiconductor substrate 1 is buried to be diffused and epitaxially grown, and etched to form shallow grooves on an isolating region of npn transistors, an isolating region of a p-type base layer and a collector wall to be formed in future in the transistor, a photodetecting region of a PIN photodiode, etc. Then, the groove of the isolating region of the shallow groove is deepened by anisotropic dry etching. Thereafter, boron ions are implanted to form a p+ type stopper layer in the bottom of the deep groove. When an SiN film on the sidewall of the groove remains, it is thermally oxidized to oxidize a part not covered with the SiN film. Then, polysilicon is deposited on the whole surface to bury the hole of the deep groove.



on the whole surface to bury the hole of the deep groove, and polysilicon 13 remains only in the deep groove by etching.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Best Available Copy

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

### ⑫ 公 開 特 許 公 報(A)

平3-89550

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)4月15日

H 01 L 27/06

8728-5F 9055-5F

27/06 H 01 L

101 Α×

31/10

(全9頁) 審査請求 未請求 請求項の数 1

60発明の名称

パイポーラトランジスタの製造方法

願 平1-226309 20特

願 平1(1989)8月31日 22出

京 增 明 者 個発

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

社内

@発 蚜

哲 īF.

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

社内

圌 島 @発 明

賢

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

社内

顋 人 の出

浜松ホトニクス株式会

静岡県浜松市市野町1126番地の1

补

佐

原

弁理士 長谷川 芳樹 個代 理 人

外3名

最終頁に続く

#### 1. 発明の名称

パイポーラトランジスタの製造方法

#### 2. 特許請求の範囲

エミッタ電極、ペース電極およびコレクタ電極 を全て半導体基板の表面から取り出す構造のプレ ーナ型バイポーラトランジスタの製造方法におい

ベース層とコレクタ電極取出層とを分離する領 域および素子分離領域に浅い溝を形成する工程と、 前記素子分離領域に形成された浅い溝をさらに エッチングして深い溝にする工程と、

前記浅い溝および深い溝の内面を酸化してその 底部の厚さが前記浅い溝の深さとほぼ同じとなる 酸化膜を各灣内に形成する工程と、

前記練い溝内にポリシリコンを埋め込む工程と を含むバイポーラトランジスタの製造方法。

#### 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、プレーナ型パイポーラトランジスタ の製造方法に関するものである。

#### 〔従来の技術〕

プレーナ型パイポーラトランジスタ集積回路に おいては、2つの分離構造が必要である。一つは 案子間を分離するための構造であり、もう一つは トランジスタ内部ににおいて、コレクタ電極を表 面から取り出すためのコレクタウォール層と外部 ベース層とを分離するための構造である。分離構 造の最も一般的なものは、部分酸化方式によるも のであり、分離領域の半導体を酸化しその酸化物 によって分離を行う。

#### (発明が解決しようとする課題)

部分酸化による分離の場合、酸化が横方向に拡 がることなく 縦方向 (上下方向) にのみ 進行して 行くことが望ましいが、実際にはそれは非常に困 鍵である。したがって、横方向への拡がりのため に面積が不必要に大きくなり、集積化の妨げとな

#### 特閒平3-89550 (2).

っていた。また、索子間分離構造とトランジスタ 内部の分離構造とでは必要な深さが異なり、両方 の分離構造についてその深さを満足するような制 御が難しかった。

本発明の課題は、このような問題点を解消する ことにある。

#### [課題を解決するための手段]

上記頭節を解決するために本発明のバイポーラトランジスタの製造方法は、ベース層とコレクタの製造方法は、ベース層とコレクタはない、大型を分離する程と、大型の内である工程と、、決い満にする工程と、、決い満の内でを設化してその底部の厚さが浅い満って、深い満内にポリシリコンを埋め込む工程と、深い満内にポリシリコンを埋め込む工程とを含むものである。

#### (作用)

満を掘った後その内面を酸化するので、分離の ための酸化物が不必要に構方向へ拡がらない。ま

面にはオートドープ阻止のためのSiO,膜が形 成されている(第1図(A)参照)。つぎに、表 面にSi0,膜3を形成し、フォトリソグラフィ 技術によってそのSiO,膜3を加工する。その Si0,膜3をマスクとして上方からポロンをイ オン注入し、npnトランジスタのためのpウェ ル埋込層4を形成する。この埋込層4の不純物濃 度は10<sup>15</sup>~10<sup>16</sup>/cm<sup>3</sup>程度である(第1図 (B) 参照)。 p ウェル埋込層4の位置で示され るように、同図におけるほぼ右半分がnpnトラ ンジスタ形成領域であり、左半分がPINホトダ イオード形成領域である。ついで再び、フォトリ ソグラフィ技術などを用いて表面のSiO。膜3 を加工し、加工後のSiO、膜をマスクとしてア ンチモン(Sb)を熱拡散する。これによって、 n p n トランジスタ用の n 型埋込層 5 および P I Nホトダイオード用のn型埋込層6が形成される。 / cm<sup>3</sup> 程度である(第1図(C)参照)。第3図 は上述した埋込暦4~6のプロファイルを示して

た、深い満である素子分離溝については2ステップで満が掘られるので、1ステップで行う場合に 比べてその満形状等についての制御性がよい。し かも素子分離用溝における2ステップ溝掘りの第 1ステップは、内部分離用溝の溝掘り工程を兼ね ている。

#### (実施例)

第1図は本発明のバイポーラトランジスタの製造方法を示す工程断面図、第2図はその結果得られた半導体装置を示す部分断面斜視図である。なお、本実施例は、npnバイポーラトランジスタと共にPINホトダイオードを同一基板上にモノリシックに搭載した半導体装置の製造方法となっている。

初めに第1図を参照しながらその製造方法を説明する。不純物濃度が10<sup>20</sup>~10<sup>21</sup>/cm³程度の高濃度p型半導体基板1上に不純物濃度が10<sup>12</sup>~10<sup>14</sup>/cm³程度の低濃度p型エピタキシャル層2を30~50μmの厚さで形成する。なお、図示が省略されているが半導体基板1の裏

おり、曲線 A が T ンチモンの プロファイルであり、曲線 B がポロンの プロファイルである。 その後、 表面の S i O<sub>2</sub> 膜 3 を除去し、 2 μ m ± 0 . 2 μ m の厚さの n 型エピタキシャル層 7 を形成する。 その不純物 湿度は 1 0 <sup>15</sup>~ 1 0 <sup>18</sup>/ cm <sup>3</sup> 程度である(第 1 図(D) 参照)。以上で、 埋込拡散とエピタキシャル成長工程が終わる。

#### 特開平3-89550(3)

脳とコレクタウォールとの分離領域、 P I N フォ トダイオードの受光領域等である。

つぎに、レジスト11を堕布し、フォトリソグ ラフィ技術により分離領域に設けられた満の上方 のみを験去する。そして、レジスト11をマスク として3.0μmの異方性ドライエッチングを行 い、浅い沸のうち分離領域にある沸を深くする。 その後、レジスト11を残したままポロンのイオ ン注入を行い、深い満のそれぞれの底部に p <sup>+</sup> の ストッパ層を形成する (第1図(F)参照)。同 図において、符号51で示す清が内部分離用の浅 い波であり、符号52で示す溝がパイポーラトラ ンジスタの素子間分離用の深い満である。つぎに、 レジスト10、11を除去した後、再びレジスト を煙布しフォトリソグラフィ技術を利用してポロ ンをイオン注入し、p \* タブ12を形成する。 p <sup>+</sup> タブ12は、P I Nホトダイオード領域およ びnpnトランジスタ領域をそれぞれ取り囲むよ うに形成される。ついで、レジストを除去し、各 溝の内面にSi0,膜およびSiN膜を形成する。 そして、SiNの與方性エッチングにより各溝の **側壁のSiN膜を残したまま底部のSiN膜を除** 去する (第1図(G) 参照)。続いて、6気圧、 1050℃雰囲気で熱酸化を行う。これにより、 SiN膜で覆われていない部分が酸化される。こ の酸化によって得られる酸化膜の厚さは1.5 μm程度であり、浅い游をほぼ埋め尽くしてしま う。その後、ポリシリコン13を表面全体に堆積 することにより、深い満も穴埋めてしまう。そし て、ポリシリコン13の表面にSi0。膜および SiN膜を形成し、ドライエッチングにより深い 満の上部のみに残るようにパターニングする(第 1 図 (H) 参照)。つぎに、ポリシリコン13を エッチングする。これによって、深い溝の内部に のみポリシリコン13が残る。そして、表面に残 されたSiN膜をドライエッチングにより除去し た後、酸化を行って表面を平坦化する(第1図 (1) 参照)。

っざに、表面に S i O 2 膜 2 6 および S i N 膜 2 7 を形成する。これらの膜の所望の領域をフォ

トリソグラフィ技術を利用してパターニングする。 残されたSi0,膜26およびSiN膜27をマ スクとして溝を拡散することにより、np·nトラ ンジスタのコレクタウォールとなるn \* 届15お よびPINホトダイオードの電極引き出し層とな るn \* 層16を形成する(第1図(J)参照)。 なお、第1図(J)から(M)では、深い溝の中 のポリシリコンおよびSiN膜の表示は簡単のた め省略してある。続いて、SiN膜の閉口部を酸 化した後、エミッタ領域にマスク17を形成し、 ポロンをイオン注入して外部ペース18を形成す る(第1図(K)参照)。さらに、フォトリソグ ラフィ技術でポロンをイオン注入して真性ペース 19を形成する。その後、SiO。 膜20を化学 的気相成長法(CVD)で堆積し、加熱してプロ ファイルを形成する(第1図(L)参照)。

っぎに、表面の S i O 2 膜 2 0 および S i N 膜をドライエッチングで除去した後、ポリシリコン 2 1 を堆積する。そして、ひ素をイオン注入する(第 1 図 ( M ) 参照 ) 。その後、 S i O 2 膜を C

V D で堆積し、加熱してエミッタ22を形成する。 なお、ベース19の下側に残されてる n 型エピタ キシャル層がコレクタ23となる。そして、 S i O 2 膜および不要なポリシリコンをドライエッチ ングして除去し、再び S 1 O 2 腹を C V D で堆積 する(第1図(N)参照)。

#### 特別平3-89550(4)。

なる。また、p\* タブ層上の電極34は、裏面の電極と共にPINホトダイオードのアノード電極として機能するものである。この電極34がアノード電極として付加されることにより、アノード電極を裏面電極のみとしたときよりも寄生抵抗を低減することができる。


npnトランジスク32には、図示のように、エミック電極35、ベース電極36、コレクタ電極37が設けられている。p型埋込層4は周囲の業子との間のパンチスルーを防止するために設けられている。また、分離溝の底部の周囲にはストッパ層29が設けられ、パンチスルーを一層効果的に防止している。

#### [発明の効果]

以上説明したように、本発明のバイポーラトランジスクの製造方法によれば、素子間分離および素子の内部の分離のいずれに対しても満掘り工程を用いているので、分離領域を狭くすることができる。また、深い満である素子分離満については2ステップで満

#### 4. 図面の歯単な説明


第1 図は本発明の一実施例であるパイポーラトランジスタの製造方法を示す工程断面図、第2 図はその結果得られた半導体装置を示す部分断面斜視図、第3 図は埋込届のプロファイルを示すグラフである。




奥流师a 製造方法(1)

第 1 図(1/7)


# 特開平3-89550(5)






実刑の製造7法(2)


第 1 図(2/7)



契形例の製造方法(3)


# 特開平3-89550 (6)






実施例の製造方法(4)

第 1 図(4/7)







実歴例の製造方法(5)

第 1 図 (5/7)


## 特別平3-89550 (7)





実形例の製造方法 (6)

第 1 図 (6/7)




実形例の製造方法(7)

第 1 国 (7/7)

- 7 -


-307-

# 特開平3-89550(8)



契판例

第 2 図



特閒平3-89550 (9)

第1頁の続き

⑤Int. Cl. 5

識別記号

庁内整理番号

H 01 L 21/331 29/73 31/10

8225-5F H 01 L 29/72

@発 明 者 中 村 浩 康 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会 社内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the image	s include but a	are not limite	ed to the item	s checked:
☐ BLACK BORDER	S			
IMAGE CUT OFF	AT TOP, BOTT	OM OR SIDES		
☐ FADED TEXT OR	DRAWING			
☐ BLURRED OR ILI	LEGIBLE TEXT	OR DRAWING	3	
☐ SKEWED/SLANTI	ED IMAGES			
COLOR OR BLAC	CK AND WHITE	PHOTOGRAP	HS	
GRAY SCALE DO	CUMENTS	•		
☐ LINES OR MARK	S ON ORIGINAL	DOCUMENT		
REFERENCE(S) O	R EXHIBIT(S) S	UBMITTED A	RE POOR QUA	LITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.